Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/4255| Titre: | CAO d'ASIC |
| Autre(s) titre(s): | application à la conception d'un multiplieur et d'un diviseur |
| Auteur(s): | Oumeddour, Messaoud El Allia, Mourad Farah, Ahcene, Directeur de thèse |
| Mots-clés: | Architecture du multiplieur et du diviseur Algorithme de Baugh-Wooley Algorithme de Cappa-Hammacher Réseau carry-save Traitement de signal Multiplieur 16x16 bits Diviseur 16/8 bits Opérandes non signés |
| Date de publication: | 1994 |
| Résumé: | Ce mémoire décrit la conception et la réalisation d'un multiplieur et d'un diviseur CMOS de type ASIC. L'architecture du multiplieur et du diviseur est basée respectivement sur l'algorithme de Baugh-Wooley et Cappa-Hammacher modifié, combinés à un réseau carry-save. L'objectif principal de la conception était de réaliser un multiplieur pouvant être efficacement intégré dans un processeur de traitement de signal. Les résultats de la réalisation sont un multiplieur 16x16 bits et un diviseur 16/8 bits pour des opérandes non signés, complément à deux ou mixte. |
| Description: | Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1994 |
| URI/URL: | http://repository.enp.edu.dz/xmlui/handle/123456789/4255 |
| Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| OUMEDDOUR.Messoud_EL-ALLIA-Mourad.pdf | PN01094 | 2.62 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.